摘要：实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上，以FPGA为核心，设计和实现了一个实时无线通信嵌入式硬件节点。其中，以FPGA作为实时网络协议栈处理单元，采用并行接口与主控单元实现高速数据交互，并基于典型射频模块实现无线数据传输接口，可支持高速无线数据传输。通过所集成POWERLINKIP核的实时链路层管理机制，实现了工业网络中多节点间数据的无线实时传输。

　　关键词：嵌入式；实时网络；POWERLINK；FPGA；射频；无线通信

　　1、引言

　　随着计算机、控制、网络等技术的发展，工业控制系统呈现出网络化、智能化特征。新型数控装备的控制系统，通过现场总线实现复杂机电结构的协同控制，可以进行高效、精密的任务加工，但是该类总线互操作性差，在运动控制中不能够满足精确时钟同步需求。随着新型工业装备对控制速度和精度要求的提高，工业以太网被广泛研究。工业以太网采用标准的IEEE802.3以太网和TCP/IP协议，利用信息级、流量控制以及虚拟局域网等技术，将工业以太网的实时响应时间做到5～10ms。为满足更高实时性能应用的需求，标准组织提出各种提升实时性的技术解决方案，以在IEEE802.3标准为基础，对相关标准的实时性进行扩展，实现与标准以太网的无缝连接。当前常见的标准实时工业以太网协议包括EtherCAT、EthernetIP、Modbus/TCP、PROFINET和POWERLINK等，这些协议栈可以灵活地集成到嵌入式系统平台中，已经成为当前工业控制领域的重要技术。

　　其中，EthernetPOWERLINK基于标准以太网并对其进行实时性扩展。实时性要求事件触发到响应不超过特定应用约定的时间间隔，以保证系统的控制动作在规定时限内完成，工业网络的实时性同样要求数据传输在特定时限内完成实时通信。实时性的扩展满足了工控系统对响应时间的要求，克服了现有以太网通信中实时性能不足的弱点，表现出速度快、数据流量大、可靠性强和实时性高等性能优势，在工业控制领域开始得到应用。

　　POWERLINK是一个三层的通信网络，除物理层外还定义了精简且实时性极高的数据链路层协议，并定义CANopen为应用层协议，因此POWERLINK融合了以太网和CANopen二者的优点。POWERLINK基于标准的以太网，无需专用ASIC芯片，可以在ARM、FPGA、X86CPU等多种硬件平台上实现。目前，POWERLINK是一项开源的工业控制技术，应用于机械加工、工厂自动化制造和测量技术等要求苛刻的领域。

　　POWERLINK协议基于有线以太网网络设计，采用主从站同步通信机制，但是在现代控制网络中，自动化设备要求具有更高的灵活性和可移动性，射频技术的发展推进了无线通信高速、稳定的实现，所以无线通信作为数据传输的有效应用，具有一定的研究价值。本文在分析现有POWERLINK协议及其网络节点逻辑的基础上，基于FPGA研究和设计了无线通信节点电路与控制逻辑。

　　2、POWERLINK协议体系结构

　　POWERLINK通信协议基于普通以太网，属于开源的高实时性的现场总新方案。POWERLINK通信模型中包含了物理层、数据链路层和应用层。物理层遵循IEEE802.3快速以太网标准，因此以太网存在的地方就可以实现POWERLINK。数据链路层中，POWERLINK对标准以太网做调整和修改，定义了新的网络传输机制，通过网络通信管理NMT(NetworkManagement)对POWERLINK的整个协议栈进行初始化、配置以及错误的处理，包括构建解析数据帧、对数据帧定界、网络同步、数据帧收发顺序控制、实时通信的传输控制等；其中，ComputerEngineeringandApplications计算机工程与应用POWERLINK利用基于请求/应答模式机制实现数据实时通信，通信过程中，模式主站（MN）轮询所有从站（CN），主站发送Preq数据帧给1号从站，1号节点收到Preq数据帧后，上报一个Pres数据帧，以此类推，主站（MN）与i号从节点(CNi)的信息交互，在此循环周期时间设定的范围内，网络中的每个设备收发数据，实现网络时通信，这是POWERLINK协议实现的核心。应用层遵循CANOpen协议，协议为主控单元的应用程序提供统一的接口，使不同设备与应用程序之间有统一的访问方式，协议包括过程数据对象PDO（ProcessDataObject）、服务数据对象SDO（ServiceDataObject）和对象字典OD（ObjectDirectory），PDO是周期性、实时传输的数据，SDO是非周期性、实时性要求不高的数据，OD是连接主控单元和POWERLINK协议的接口，POWERLINK协议栈根据配置信息将OD中的对象数据组包发送，同时将接收到的数据存入至OD相应对象中，整个过程由POWERLINK协议栈自动完成。

　　3、节点硬件逻辑与电路

　　3.1硬件逻辑

　　该硬件主要为过程自动化的应用提供实时通信等功能。硬件系统的构成主要包括FPGA、射频电路、交互接口等。FPGA作为POWERLINK协议处理栈，完成对用户命令信息的处理；射频电路模块收发无线数据，实现无线通信，提高了设备移动的灵活性；交互接口实现主控单元控制系统和POWERLINK协议栈的数据交互。硬件系统中还包含有电源模块、有源晶振、JTAG接口、存储芯片、拨码开关、LED指示灯等；电源模块为FPGA以及其他芯片提供合适的工作电平，晶振为FPGA提供合适的外部时钟，

　　JTAG接口负责下载用户开发的FPGA配置文件和ComputerEngineeringandApplications计算机工程与应用协议的逻辑代码，存储芯片负责存储FPGA的配置文件和协议代码，拨码开关设定硬件节点在通信网络中的节点ID号，LED指示灯的亮暗变化显示了节点的通信状态。

　　3.2基于FPGA的协议处理单元

　　通信过程中，数据需经过协议栈的封装处理，协议栈采用FPGA作为处理器。FPGA采用Altera公司的低功耗、低成本、具有收发功能的CycloneIV系列EP4CE10芯片，该芯片针对无线、工业、用户以及通信等行业的低成本小型应用。

　　相较于软件实现协议栈，硬件实现方式能够提高通信调度速率和同步精度，有利于系统的稳定。CycloneIV系列的FPGA内部集成了诸多电路，包括全局时钟、嵌入式乘法器、丰富的存储器和各种外部存储器接口。用户根据需求综合、编译内部资源实现专业定制。FPGA时序控制能力强、运算速度快以及编程简易的优势，缩短了开发周期，降低了系统的功耗和设计成本。

　　利用SOPCBuilder工具对FPGA内部资源集成可实现专用定制。

　　FPGA内部，以NiosII软核处理器为控制核心，同时加入其它的IP核，包括并行控制器接口、存储器控制器接口、内部存储器以及JTAG控制器接口等和用户自定义的通信协议IP核，各IP核之间通过片上的Avalon总线与NiosII核相连，完成彼此间数据交互；FPGA外围电路包含LED指示灯、拨码开关、SRAM和JTAG接口等。FPGA内部系统构建完毕后，由SOPCBuilder生成SOPC系统，通过QuartusII对SOPC系统综合、编译并下载至FPGA和存储器中，完成芯片配置工作。

　　FPGA由存放在片内RAM单元的程序来设置其工作状态的。上电后，通过下载口下载程序至片内RAM，FPGA初始化并执行相应操作，但由于FPGA的片内RAM容量有限，不能满足复杂协ComputerEngineeringandApplications计算机工程与应用议栈程序的存储要求，设计中采用ISSI了公司的IS61LV25616AL型号的SRAM对其进行扩展，通过Avalon三态总线桥接口接入到NiosII系统中。该RAM由3.3V供电，其最小存取时间为10ns，容量为256K*16，具有电源和地、地址输入、数据输入/出、芯片使能输入、输出使能输入和写使能输入等引脚。

　　FPGA正常工作时，配置数据存储在SRAM中，但SRAM无法永久保存数据，故系统增加具有通用SPI接口的Flash存储协议的配置信息。根据Cyclone系列保留的数据配置方法，系统在设计中设置主动配置模式AS（activeserialconfigurationmode）和JTAG配置模式。AS配置模式中，通过QuartusII软件和线缆将配置文件下载到Flash中，FPGA加载成功，去掉加载线缆并重新上电，FPGA自动读取Flash中配置文件，完成初始化工作；JTAG配置模式中，通过QuartusII软件将配置文件下载至FPGA内部RAM或者SRAM中，断电后配置文件丢失，再次加载配置文件需重新上电。鉴于Flash擦写次数有限，为保护Flash，在调试、验证过程中尽量采用JTAG配置模式；在调试无误且满足用户需求的定制后，通过AS模式将配置信息下载到Flash中。

　　FPGA上电后的配置过程包括复位、配置和初始化。复位过程中，用户I/O处于高阻状态，片内RAM的内容被清空；接收配置数据的过程中，配置数据在时钟上升沿被锁存到FPGA中；初始化过程中，FPGA内部逻辑、内部寄存器和I/O寄存器被初始化；最终，FPGA进入用户模式，其内部逻辑和I/O按照用户设计运行。

　　电源电路采用外部5V电源为电路的5V逻辑电平器件供电，同时5V的电源通过采用低压差线性稳压器得到3.3V、2.5V和1.2V的电源，为在不同电压下工作的器件提供合适的电平。时钟电路采用外接50MHz的晶振作为CycloneFPGA的外部时钟源。

　　3.3无线通信逻辑设计与扩展

　　无线数据的接收和发送由射频电路完成。射频电路由CC2530芯片、芯片外围电路和鞭形天线组成。CC2530是美国TI公司推出的适用于无线信号的收发芯片，集成了1个低功耗的8051微控制器内核，拥有8KB的RAM和多种尺寸的闪存，接收器灵敏度高，抗干扰性强。其自带的2.4GHz高性能RF收发器和内部已有的电路，简化了无线模块的设计，只需在RF_N和RF_P两ComputerEngineeringandApplications计算机工程与应用个引脚外接若干电容电感器件，并根据阻抗匹配采用50欧鞭状负极性天线。

　　芯片内部的RF内核控制模拟无线电模块，可以发送命令、读取状态自动对无线电事件排序等。天线接收的射频信号经过低噪声放大器、滤波、AD转换、自动增益和数字解调后，恢复出传输的数据，数据保存在芯片内的寄存器中；发送数据时，数据被送入发送寄存器中，数据组帧并经过DA转换以及频率合成生成射频信号，射频信号被调制到2.4GHZ，经放大后通过天线发射出去。

　　CC2530内部使用1.8V工作电压，外部数字I/O接口使用3.3V电压，芯片内集成的直流稳压源将3.3V电压转换为1.8V电压。射频电路的外部供电电压为3.3V，无需额外的电压转化电路。芯片只需极少的外围元器件，其外围电路主要包括晶振时钟电路、射频输入/输入匹配电路和微控制电路三个部分。CC2530芯片的外部晶振电路采用32MHZ和32.768KHZ两个晶振，前者满足无线收发信号，后者应用电路低睡眠时的电流消耗和精确的唤醒时间；芯片内部包括16MHZRC和32KHZRC晶振，特点是耗电低、启动快。上电启动时，射频电路借助芯片内部16MHZRC晶振起振，正常运行后换成32MHZ晶振，用于无线通信。

　　射频输入/输出匹配电路中主要包括电阻、电容和电感。电感和部分电容组成了电路中的非平衡变压器，用来匹配芯片的输入输出阻抗；部分电容为内部数字稳压器的去耦电容，用作电源滤波以提高芯片工作的稳定性；电阻为偏置电阻，为芯片内部提供直流偏置。

　　控制接口电路是FPGA和CC2530数据传输的关键，FPGA和CC2530芯片可利用FPGA内部SPI核完成数据交换。CC2530通过SPI设置芯片工作模式，实现读/写缓存数据，读/写状态寄存器ComputerEngineeringandApplications计算机工程与应用等。通信过程中，FPGA作为SPI的主设备，CC2530作为从设备。FPGA发送数据给CC2530时，首先中断申请引起CC2530内部中断，CC2530确认可以接收数据后通知FPGA，FPGA开始发送数据信息；CC2530发送数据给FPGA时，可直接发起数据传输。

　　3.4并行高速数据接口

　　该节点预留40Pin的引脚作为用户自定义接口，与主控单元实现数据的交互，主控单元主要为用于实现应用功能的嵌入式控制系统。为满足并实现高速应用，将该40Pin引脚定义为8/16位异步并行接口；其拥有独立的数据总线和地址总线，可进行双向通信，而且数据传输速率高。其中的1~4号接口为供电引脚，可直接由外部电源供电，也可由主控单元供电。

　　接口传输技术，其利用低电压摆幅实现数据的高速传输，具有低功耗、低误码率、低串扰和低辐射等特点。CyclonIV系列的FPGA，支持高速低电压差分信号LVDS（Low-VoltageDifferentialSignaling）接口，利用其I/O接口的LVDS驱动器把FPGA内部逻辑信号转换为低压差分信号对，经过PCB传输线传送到对方差分接收电路。差分信号的定义体现在引脚的命名规则中，差分信号对包含差分正极和差分负极，差分正极标示为（LVDS）P，差分负极标示为（LVDS）N。

　　4、节点实现与原型验证

　　本实验中，节点的设计采用CadenceAllegroSPB软件实现，设计过程包括原理图绘制、元器件封装制作以及PCB布局布线，最后依据光绘文件制作硬件节点。

　　FPGA作为是节点的核心，其内部包含用户自定义POWERLINKIP核和自带的IP核，POWERLINKIP核内包括利用VHDL语言实现的基于FPGA的MAC、openHUB等，节省了PCB板卡空间并提高了FPGA资源利用率，同时在FPGA内部增加SPI控制接口，与射频电路实现数据交互，最后利用Quartus软件通过JTAG接口下载配置文件至FPGA内部完成FPGA配置工作。

　　数据通信采用主从站协同工作的模式，网络中至少有一个节点做为主站，其余节点做为从站，每个从站用唯一的节点ID号标示其在网络中的位置。主站作为网络管理的主控子系统，负责组网、配置从站等；从站作为被控子系统，负责收发用户命令信息以驱动机电系统。

　　网络通信周期包括同步与异步两个阶段。同步传输过程中，主站广播一个同步数据帧，触发所有从节点时钟同步；主站发送数据请求帧轮询所有从站，相应的从站识别、接收主站的请求帧后，广播应答帧；同步过程避免了传统以太网中的冲突，保证了硬实时交互的确定性。异步传输过程中，主站的数据帧包含请求哪个从站上报数据，应答数据帧为该从站上报的数据；每个周期内，只能有一个从站上报异步数据；异步阶段传输需偶尔传输的信息数据。

　　ComputerEngineeringandApplications计算机工程与应用验证平台由基于ARM9自研的主控系统、主站节点、从站节点、电机控制板和驱动设备组成，各个模块之间通过串/并行接口实现物理互联。验证过程中，主控制板通过并行接口将用户命令传输至主站节点，主站作为网络控制中心，将用户命令以无线形式传输至各从站节点，从站节点1、2、3分别接收命令数据，并驱动步进电机完成坐标点在X轴方向的左右移动、Y轴方向的前后移动以及Z轴方向的上下移动。

　　验证过程中，首先对网络化连接模式下的通信性能进行理论分析，FPGA通过并行口连接射频芯片，其理论端口传输速率可达2Mbps，射频芯片的无线链路带宽容量为250kbps；POWERLINK协议中MAC层采用分时应答式通信方式来保证主站到多个从站的实时通信，设计要求中，最快为每分钟3000帧缝制速度，每帧传输一个固定长度3字节的缝制帧，即每20ms内必须发送1个缝制帧，每20/3ms传输有效数据位8bit和帧附加位168bit，则数据速率是150*176bps，即26.4kbps。系统的数据传输速率设置为150kbps，每个循环周期(180us)中为每个轴分配60us的时间槽，每秒每轴能够传输的数据就是150k*(1/3)bit，即通信速率为50kbps。对上述数值做比较和分析，表明硬件节点和网络协议确保了系统的实时性，但在实际的工业控制系统中，控制速度受限于光机电整体系统的各个部分，尤其是机械组件，所以在后续设备集成过程中，需要对通信协议、控制方法等不断进行优化。

　　本文基于实时网络的多轴协同控制机制，实际系统为三轴电机所驱动。以电子花样缝纫机为例描述网络通信。X、Y二维步进电机驱动送布机构完成平面移动，主轴电机Z驱动机针机构作垂直运动。缝制一针数据的操作过程为：主控制板解析花样文件，并根据伺服电机驱动器的反馈信息，确定X、Y轴是否可以移动。若不能移动，则向X、Y轴发送的应用数据有效标志位设为无效，否则设为有效。在第一个时间槽里，与X轴相关的电机控制板节点ComputerEngineeringandApplications计算机工程与应用CNx进行通信，对其发送X轴运动的位移信息，CNx发送其状态信息至主控制板作为应答；第二个时间槽里，主控制板与Y轴相关的电机控制板CNy进行通信，发送数据给CNy，CNy执行Y轴的移动动作，然后CNy以数据YtoAll进行回应，CNx和主控制板节点都被设置成接收此数据，CNx接收到此数据后，开始执行X轴的移动动作；最后的时间槽中，MN发送数据MNtoAll给所有节点，I/O模块（剪线、压脚等机构）经过配置并接收此类数据，完成相应的操作。

　　5、结束语

　　近几年来，以太网技术已经广泛引入工业自动化领域，实现远程数据的传输与监控。本文以FPGA和射频电路为核心构建了无线数据收发模块，重点阐述了作为协议处理单元的FPGA和进行无线数据收发的射频电路，初步实现了各功能模块间简单的数据传输以及功能验证。下一步工作是根据通信标准，建立通信网络模型，实现基于实时网络的多轴协同控制系统。该通信将应用于工业控制系统，实现过程控制自动化，具有一定的应用前景。　　参考文献：

　　[1]陈磊．从现场总线到工业以太网的实时性问题研究[D]．杭州：浙江大学，

　　[2]胡毅，于东，刘明烈．工业控制网络的研究现状及发展趋势[J]．计算机科学，

　　[3]缪学勤．实时以太网技术现状与发展[J]．自动化博览，

　　[4]许洪华，刘科．确定性工业以太EthernetPOWERLINK[J]．冶金自动化，

　　[5]胡书立，王清理．POWERLINK总线技术的研究与实现[J]．计算机工程与设计，

　　[6]王永兴．基于CANopen的多协议转换与传输机制研究[D]．武汉：武汉理工大学，

　　[7]吴继华，王诚．AlteraFPGA/CPLD设计：初级篇[M]．北京：人民邮电出版社，

　　[8]方茁，彭澄廉，陈泽文．基于NIOS的SOPC设计[J]．计算机工程与设计，

　　[9]许俊．802.3快速以太网MAC层研究及其在FPGA的实现[D]．成都：电子科技大学，

　　[10]常天海，胡鉴．ALTERAFPGA配置方式的研究及应用[C]．2009通信理论与技术新发展，大连，

　　[11]文璧，张洁，徐谦．基于无线射频与FPGA技术的数据采集系统[J]．中国测试，

　　[12]曾晶，唐湘成，王德胜．基于FPGA的差分信号阻抗匹配研究[J]．电子设计工程，

　　[13]何勇，孙宏海，刘明等．CadenceAllegroSPB16.3常用功能与应用实例精讲[M]．北京：电子工业出版社，

　　[14]王博伟，张凯龙，梁克，杨志义，周兴社．智能缝制设备三维协同运动建模与控制方法[J]．计算机工程与应用，